[menuju akhir]
Laporan Akhir 1 (Percobaan 1)

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan;

3. Rangkaian Simulasi;

4. Prinsip Kerja Rangkaian;

5. Video Pratikum

6. Analisa

7. Link Download

1. Jurnal [kembali]

2. Alat dan Bahan [kembali]

    a. Gerbang NOT

        Gerbang NOT hanya memerlukan sebuah Masukan (Input) untuk menghasilkan hanya 1 Keluaran (Output). Gerbang NOT disebut juga dengan Inverter (Pembalik) karena menghasilkan Keluaran (Output) yang berlawanan (kebalikan) dengan Masukan atau Inputnya. Berarti jika kita ingin mendapatkan Keluaran (Output) dengan nilai Logika 0 maka Input atau Masukannya harus bernilai Logika 1. Gerbang NOT biasanya dilambangkan dengan simbol minus (“-“) di atas Variabel Inputnya.

Simbol dan Tabel Kebenaran Gerbang NOT (NOT Gate)  

    b. Gerbang AND

        Gerbang AND memerlukan 2 atau lebih Masukan (Input) untuk menghasilkan hanya 1 Keluaran (Output). Gerbang AND akan menghasilkan Keluaran (Output) Logika 1 jika semua masukan (Input) bernilai Logika 1 dan akan menghasilkan Keluaran (Output) Logika 0 jika salah satu dari masukan (Input) bernilai Logika 0. Simbol yang menandakan Operasi Gerbang Logika AND adalah tanda titik (“.”) atau tidak memakai tanda sama sekali. Contohnya : Z = X.Y atau Z = XY.

Simbol dan Tabel Kebenaran Gerbang AND (AND Gate)

        c. Gerbang OR

            Gerbang OR memerlukan 2 atau lebih Masukan (Input) untuk menghasilkan hanya 1 Keluaran (Output). Gerbang OR akan menghasilkan Keluaran (Output) 1 jika salah satu dari Masukan (Input) bernilai Logika 1 dan jika ingin menghasilkan Keluaran (Output) Logika 0, maka semua Masukan (Input) harus bernilai Logika 0.

Simbol yang menandakan Operasi Logika OR adalah tanda Plus (“+”). Contohnya : Z = X + Y.

Simbol dan Tabel Kebenaran Gerbang OR (OR Gate)

        d. Gerbang XOR

            X-OR adalah singkatan dari Exclusive OR yang terdiri dari 2 Masukan (Input) dan 1 Keluaran (Output) Logika. Gerbang X-OR akan menghasilkan Keluaran (Output) Logika 1 jika semua Masukan-masukannya (Input) mempunyai nilai Logika yang berbeda. Jika nilai Logika Inputnya sama, maka akan memberikan hasil Keluaran Logika 0.

Simbol dan Tabel Kebenaran Gerbang X-OR (X-OR Gate) 

        e. Gerbang NAND

            Arti NAND adalah NOT AND atau BUKAN AND, Gerbang NAND merupakan kombinasi dari Gerbang AND dan Gerbang NOT yang menghasilkan kebalikan dari Keluaran (Output) Gerbang AND. Gerbang NAND akan menghasilkan Keluaran Logika 0 apabila semua Masukan (Input) pada Logika 1 dan jika terdapat sebuah Input yang bernilai Logika 0 maka akan menghasilkan Keluaran (Output) Logika 1.

Simbol dan Tabel Kebenaran Gerbang NAND (NAND Gate) 

        

        f. Gerbang NOR

            Arti NOR adalah NOT OR atau BUKAN OR, Gerbang NOR merupakan kombinasi dari Gerbang OR dan Gerbang NOT yang menghasilkan kebalikan dari Keluaran (Output) Gerbang OR. Gerbang NOR akan menghasilkan Keluaran Logika 0 jika salah satu dari Masukan (Input) bernilai Logika 1 dan jika ingin mendapatkan Keluaran Logika 1, maka semua Masukan (Input) harus bernilai Logika 0.

Simbol dan Tabel Kebenaran Gerbang NOR (NOR Gate) 

        g. Gerbang XNOR

            Seperti Gerbang X-OR,  Gerban X-NOR juga terdiri dari 2 Masukan (Input) dan 1 Keluaran (Output). X-NOR adalah singkatan dari Exclusive NOR dan merupakan kombinasi dari Gerbang X-OR dan Gerbang NOT. Gerbang X-NOR akan menghasilkan Keluaran (Output) Logika 1 jika semua Masukan atau Inputnya bernilai Logika yang sama dan akan menghasilkan Keluaran (Output) Logika 0 jika semua Masukan atau Inputnya bernilai Logika yang berbeda. Hal ini merupakan kebalikan dari Gerbang X-OR (Exclusive OR).

Simbol dan Tabel Kebenaran Gerbang X-NOR (X-NOR Gate) 

        h. Logicstate

                                              

   

             state logika. Logika pengertian, benar atau salah, dari sinyal biner yang diberikan Sinyal biner adalah sinyal digital yang hanya memiliki dua nilai valid. Secara fisik pengertian logis dari sinyal biner ditentukan oleh level tegangan atau nilai arus sinyal, dan ini pada gilirannya ditentukan oleh teknologi perangkat. Dalam sirkuit TTL, misalnya, keadaan sebenarnya diwakili oleh logika 1, kira-kira sama dengan +5 volt pada saluran sinyal; Logika 0 kira-kira 0 volt. Level tegangan antara 0 dan +5 volt dianggap tidak terdefinisi.

        i. Logicprobe

            Logic probe atau logic tester adalah alat yang biasa digunakan untuk menganalisa dan

mengecek status logika (High atau Low) yang keluar dari rangkaian digital. Objek yang diukur
oleh logic probe ini adalah tegangan oleh karena itu biasanya rangkaian logic probe harus
menggunakan tegangan luar (bukan dari rangkaian logika yang ingin diukur) seperti baterai. Alat
ini biasa digunakan pada IC TTL ataupun CMOS (Complementary metal-oxide semiconductor).

                                

        j. Oscilloscope

            Osiloskop adalah alat ukur Elektronik yang dapat memetakan atau memproyeksikan sinyal listrik dan frekuensi menjadi gambar grafik agar dapat dibaca dan mudah dipelajari. Dengan menggunakan Osiloskop, kita dapat mengamati dan menganalisa bentuk gelombang dari sinyal listrik atau frekuensi dalam suatu rangkaian Elektronika. Pada umumnya osiloskop dapat menampilkan grafik Dua Dimensi (2D) dengan waktu pada sumbu X dan tegangan pada sumbu Y.

3. Rangkaian Simulasi [kembali]

    a. B0 dan B1 sebagai input

(Kondisi ketika B0 dan B1 berlogika 0)

(Kondisi ketika B0 berlogika 0 dan B1 berlogika 1)

(Kondisi ketika B0 berlogika 1 dan B1 berlogika 0)

(Kondisi ketika B0 dan B1 berlogika 1)

    

    

        b. Ganti switch B1 menjadi input clock

4. Prinsip Kerja Rangkaian [kembali]

    Pada tabel jurnal percobaan 1, pada kondisi rangkaian pertama, terdapat B0 dan B1 sebagai input, terdapat  gerbang logika dasar yaitu gerbang NOT, gerbang AND, gerbang OR, gerbang XOR, gerbang NAND, gerbang NOR, dan gerbang XNOR. Ketika switch B0 dan B1 diganti logika nya maka setiap gerbang logika akan mengeluarkan output yang berbeda sesuai dengan tabel kebenarannya. Pada gerbang NOT  berlaku bahwa jika input berlogika 1 makan outputnya berlogika 0 begitupun sebaliknya. Pada gerbang logika AND, jika semua input berlogika 1 maka outputnya akan berlogika 1, namun jika salah satu input berlogika 0 maka outputnya akan berlogika 0. Pada gerbang OR berlaku bahwa jika salah satu input berlogika 1 maka outputnya berlogika 1, namun jika semua input berlogika 0 maka outputnya akan berlogika 0. Pada gerbang XOR berlaku bahwa jika semua input nya berlogika beda maka outputnya akan berlohika 1, namun jika nilai logika inputnya sama maka outputnya akan berlogika 0. Pada gerbang NAND berlaku bahwa jika semua input berlogika 1 maka output yang dihasilkan akan berlogika 0, namun jika terdapat sebuah input berlogika 0 maka outputnya akan berlogika 0. Pada gerbang XNOR berlaku bahwa jika semua input berlogika sama maka output yang dihasilkan akan berlogika 1, namun jika semua input berlogika berbeda maka output yang dihasilkan akan berlogika 0. 

    Pada kondisi rangkaian kedua, switch B1 diganti menjadi inputan clock yang mana akan divariasikan kondisi dari clock tersebut dalam keadaan low atau high, yang kemudian input B0 dan B1 akan masuk ke gerbang logika, dan di paralelkan ke output H dan melihat bagaimana bentuk gelombang sinyal keluaran dari masing-masing gerbang logika dasar dengan menggunakan osciloscope.

5. Video Pratikum [kembali].

6. Analisa [kembali]

1.        Bandingkan hasil percobaan dengan table kebenaran masing –masing gerbang logika

·         Gerbang NOT

        Dari table hasil percobaan di atas, dapat dilihat bahwa  input/ masukkan  berlogika 0 sehingga output  dari gerbang NOT  berlogika 1, begitupun sebaliknya,  ini sesuai dengan teori dari table kebenaran gerbang NOT diatas, yang mana jika input berlogika 0 maka output berlogika 1

 

·         Gerbang AND

        Dari table hasil percobaan diatas, didapatkan bahwa hasil percobaan mendapatankan hasil yang sesuai dengan teori table kebenaran gerbang AND yang mana gerbang AND akan menghasilkan Keluaran (Output) Logika 1 jika semua masukan (Input) bernilai Logika 1 dan akan menghasilkan Keluaran (Output) Logika 0 jika salah satu dari masukan (Input) bernilai Logika 0.

 

·         Gerbang OR

        Dari table hasil percobaan diatas, didapatkan bahwa hasil percobaan mendapatankan hasil yang sesuai dengan teori table kebenaran gerbang OR yang mana gerbang OR akan menghasilkan Keluaran (Output) 1 jika salah satu dari Masukan (Input) bernilai Logika 1 dan jika ingin menghasilkan Keluaran (Output) Logika 0, maka semua Masukan (Input) harus bernilai Logika 0.

 

·         Gerbang XOR

        Dari table hasil percobaan diatas, didapatkan bahwa hasil percobaan mendapatankan hasil yang sesuai dengan teori table kebenaran gerbang XOR yang mana gerbang X-OR akan menghasilkan Keluaran (Output) Logika 1 jika semua Masukan-masukannya (Input) mempunyai nilai Logika yang berbeda. Jika nilai Logika Inputnya sama, maka akan memberikan hasil Keluaran Logika 0.

 

·         Gerbang NAND

        Dari table hasil percobaan diatas, didapatkan bahwa hasil percobaan mendapatankan hasil yang sesuai dengan teori table kebenaran gerbang NAND yang mana gerbang NAND akan menghasilkan Keluaran Logika 0 apabila semua Masukan (Input) pada Logika 1 dan jika terdapat sebuah Input yang bernilai Logika 0 maka akan menghasilkan Keluaran (Output) Logika 1.

 

·         Gerbang NOR

        Dari table hasil percobaan diatas, didapatkan bahwa hasil percobaan mendapatankan hasil yang sesuai dengan teori table kebenaran gerbang NOR yang mana  gerbang NOR akan menghasilkan Keluaran Logika 0 jika salah satu dari Masukan (Input) bernilai Logika 1 dan jika ingin mendapatkan Keluaran Logika 1, maka semua Masukan (Input) harus bernilai Logika 0.

 

·         Gerbang XNOR

        Dari table hasil percobaan diatas, didapatkan bahwa hasil percobaan mendapatankan hasil yang sesuai dengan teori table kebenaran gerbang XNOR yang mana gerbang X-NOR akan menghasilkan Keluaran (Output) Logika 1 jika semua Masukan atau Inputnya bernilai Logika yang sama dan akan menghasilkan Keluaran (Output) Logika 0 jika semua Masukan atau Inputnya bernilai Logika yang berbeda. 

 

7. Link Download [kembali]

    Video 1                      di sini

    Video 2                      di sini

    Ragkaian simulasi     di sini

    HTML                       di sini

[menuju awal]